llgd.net
当前位置:首页 >> quArtusii16.1破解器 >>

quArtusii16.1破解器

你这个说的不详细,我可以用verilog帮你写完,但是你这个题不是很详细

没有淘汰,但cyclone ii系列的,Quartus ii13.1确实不支持了~~

不知道以下解答是否满足需要? module comp16(da,db,res); input [15:0] da; input [15:0] db; output [1:0] res; //2'b11: 相等;2'b10: da>db;2'01: dadb) res=2'b10; else if(da==db) res = 2'b11; else res = 2'b01; endmodule

网站首页 | 网站地图
All rights reserved Powered by www.llgd.net
copyright ©right 2010-2021。
内容来自网络,如有侵犯请联系客服。zhit325@qq.com